

대한민국 특허청

KOREAN INTELLECTUAL PROPERTY OFFICE

별첨 사본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto
is a true copy from the records of the Korean Intellectual
Property Office.

출원번호 : 10-2002-0063266
Application Number PATENT-2002-0063266

출원년월일 : 2002년 10월 16일
Date of Application OCT 16, 2002


출원인 : 삼성전자 주식회사
Applicant(s) SAMSUNG ELECTRONICS CO., LTD.



2002 년 12 월 04 일

특 허 청

COMMISSIONER



【서지사항】

【서류명】	특허출원서
【권리구분】	특허
【수신처】	특허청장
【제출일자】	2002. 10. 16
【발명의 명칭】	셀프얼라인된 스토리지 노드를 구비한 반도체 장치의 제조 방법
【발명의 영문명칭】	Method for fabricating semiconductor device with self-aligned storage node
【출원인】	
【명칭】	삼성전자 주식회사
【출원인코드】	1-1998-104271-3
【대리인】	
【성명】	박상수
【대리인코드】	9-1998-000642-5
【포괄위임등록번호】	2000-054081-9
【발명자】	
【성명의 국문표기】	윤재만
【성명의 영문표기】	YOUN, JAE MAN
【주민등록번호】	680710-1069627
【우편번호】	151-016
【주소】	서울특별시 관악구 신림6동 352-12
【국적】	KR
【발명자】	
【성명의 국문표기】	이운재
【성명의 영문표기】	LEE, YUN JAE
【주민등록번호】	690425-1673813
【우편번호】	135-080
【주소】	서울특별시 강남구 역삼동 697-33 운정하우스 202호
【국적】	KR
【발명자】	
【성명의 국문표기】	이상현
【성명의 영문표기】	LEE, SANG HYUN
【주민등록번호】	710328-1069119

【우편번호】	138-798
【주소】	서울특별시 송파구 잠실7동 우성아파트 (1-29동) 12동 202호
【국적】	KR
【발명자】	
【성명의 국문표기】	김욱제
【성명의 영문표기】	KIM, WOOK JE
【주민등록번호】	710427-1030537
【우편번호】	135-837
【주소】	서울특별시 강남구 대치2동 미도아파트 203-1006
【국적】	KR
【취지】	특허법 제42조의 규정에 의하여 위와 같이 출원합니다. 대 리인 수 (인) 박상
【수수료】	
【기본출원료】	20 면 29,000 원
【가산출원료】	12 면 12,000 원
【우선권주장료】	0 건 0 원
【심사청구료】	0 항 0 원
【합계】	41,000 원
【첨부서류】	1. 요약서·명세서(도면)_1통

【요약서】**【요약】**

본 발명은 스토리지 노드콘택과의 정렬마진을 향상시키고 정전용량을 증가시킬 수 있는 셀프얼라인된 스토리지 노드를 구비한 반도체 장치 및 그의 제조방법에 관한 것이다.

본 발명의 반도체 장치의 제조방법은 콘택패드를 구비한 반도체 기판을 제공하는 단계와; 상기 콘택패드를 노출시키는 스토리지 노드콘택을 구비하며, 상, 하부 층간 절연막과 이들사이에 개재되어 상기 스토리지 노드콘택내에 돌출되는 식각정지막의 적층구조를 갖는 제1절연막을 형성하는 단계와; 기판전면에 스토리지노드용 제1도전막을 형성하는 단계와; 상기 스토리지 노드콘택에 대응하는 부분의 표면이 함몰되도록 제2절연막을 형성하는 단계와; 상기 제2절연막의 함몰된 부분에 식각 마스크층을 형성하는 단계와; 상기 식각 마스크층을 이용하여 제2절연막을 식각하는 단계와; 기판전면에 스토리지노드용 제2도전막을 형성하는 단계와; 상기 제1 및 제2도전막을 식각하여 노드분리시키는 단계와; 상기 식각마스크층, 제2절연막 및 상부 층간 절연막을 제거하는 단계로 이루어진다.

【대표도】

도 2k

【명세서】

【발명의 명칭】

셀프얼라인된 스토리지 노드를 구비한 반도체 장치의 제조방법 {Method for fabricating semiconductor device with self-aligned storage node}

【도면의 간단한 설명】

도 1a 내지 도 1d는 종래의 OCS 구조를 갖는 캐패시터를 구비한 반도체 장치의 제조방법을 설명하기 위한 공정단면도,

도 2a 내지 도 2l은 본 발명의 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 공정단면도,

도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 설명하기 위한 레이아웃도,

도면의 주요부분에 대한 부호의 설명

300 : 반도체 기판	320 : 콘택패드
310, 330, 350, 360 : 층간 절연막	340 : 비트라인
365a : 스토리지 노드콘택	370 : 감광막
380, 420 : 폴리실리콘막	390 : 희생 절연막
405, 415 : 질화막	417 : 식각마스크
425 : 스토리지 노드	

【발명의 상세한 설명】**【발명의 목적】****【발명이 속하는 기술분야 및 그 분야의 종래기술】**

- <11> 본 발명은 반도체 장치의 제조방법에 관한 것으로서, 보다 구체적으로는 스토리지 노드콘택과의 정렬마진을 향상시키고, 정전용량을 향상시킬 수 있는 셀프얼라인된 스토리지 노드를 형성하는 방법에 관한 것이다.
- <12> 고집적화 및 미세화에 따라 반도체 메모리장치의 크기가 축소되고, 소자의 크기축소에 따라 캐패시터의 스토리지노드를 형성하기 위한 노광공정시 스토리지 노드콘택과 정렬마진문제와 단위캐패시터의 면적감소에 따른 캐패시턴스확보문제가 크게 대두되고 있다.
- <13> 도 1a 내지 도 1d는 종래의 OCS(one cylinder storage) 구조의 캐패시터를 구비한 반도체 장치의 제조방법을 설명하기 위한 공정단면도를 도시한 것이다.
- <14> 도 1a를 참조하면, 반도체 기판(100)상에 게이트(도면상에는 도시되지 않음)를 형성한 다음 기판전면에 제1층간 절연막(110)을 형성하고, 상기 제1층간 절연막(110)을 식각하여 반도체 기판(100)에 형성된 소정도전형을 갖는 불순물영역(도면상에는 도시되지 않음)을 노출시키는 셀프얼라인콘택(SAC, self-aligned contact) (115)을 형성한다.
- <15> 이어서, 상기 SAC 콘택(115)을 포함한 기판전면에 콘택패드용 도전성물질, 예를 들어 폴리실리콘막을 증착한 다음, 화학 기계적 연마공정(CMP)등을 이용하여 노드분리시켜 준다. 이로써, SAC 콘택(115)에 비트라인용 콘택패드(도면상에는 도시되지 않음)와 스토리지노드용 콘택패드(120)를 형성한다. 이때, 비트라인용 콘택패드와 스토리지 노드

용 콘택패드(120)는 SAC 콘택(115)을 통해 상기 불순물영역(도면상에는 도시되지 않음)과 전기적으로 콘택되어진다.

<16> 기판전면에 제2층간 절연막(130), 비트라인용 도전물질(141) 및 질화막과 같은 비트라인용 캡핑물질(143)을 순차 증착한 다음, 상기 비트라인용 도전물질(141)과 비트라인용 캡핑물질(143)을 식각하여 상기 비트라인용 도전물질(141)과 비트라인용 캡핑물질(143)로 이루어진 비트라인(140)이 형성되며, 상기 비트라인(140)은 상기 비트라인용 콘택패드(도면상에는 도시되지 않음)에 콘택되어진다.

<17> 다음, 기판전면에 비트라인 스페이서용 절연막, 예를 들어 질화막을 증착한 다음 에치백하여 비트라인(140)의 측벽에 비트라인 스페이서(145)를 형성한다. 비트라인(140)을 포함한 기판전면에 제3층간 절연막(150)을 증착한 다음 CMP 하여 평탄화시키고, 상기 제3층간 절연막(150)을 식각하여 스토리지 노드콘택(155)을 형성한다.

<18> 상기 스토리지 노드콘택(155)을 포함한 기판전면에 콘택플러그용 도전물질, 예를 들어 폴리실리콘막을 증착한 다음 CMP 공정등을 이용하여 식각하여 콘택플러그(160)을 형성한다. 이어서, 기판전면에 식각정지막(170)과 희생절연막(180)을 순차 증착한 다음 상기 희생절연막(180)을 CMP 공정등을 통해 평탄화시켜 준다. 상기 희생절연막(180)으로 산화막이 사용되고, 식각정지막으로는 질화막이 사용된다.

<19> 도 1b를 참조하면, 상기 희생절연막(180)상에 스토리지노드가 형성될 영역을 한정하는 감광막 패턴(190)을 형성한다. 상기 감광막 패턴(190)을 이용하여 상기 희생절연막(180)을 상기 식각정지막(170)을 식각종료점으로 하여 식각하고, 이어서 상기 식각정지막(170)을 식각하여 개구부(195)를 형성한다.

- <20> 도 1c를 참조하면, 상기 감광막 패턴(190)을 제거한 다음, 개구부(195)를 포함한 기판전면에 스토리지 노드용 도전막, 예를 들어 폴리실리콘막을 증착한다. 도 1d를 참조하면, 도면상에는 도시되지 않았으나, 상기 폴리실리콘막(200)상에 USG(undoped silicate glass)막을 증착한 다음 에치백 또는 CMP 하여 노드분리시킨다. 이어서, 상기 USG막과 희생절연막(180)을 제거하여 상기 콘택플러그(160)에 콘택되는 스토리지노드(205)를 형성한다.
- <21> 상기한 바와같은 종래의 반도체 장치의 제조방법은 상기 스토리지 노드를 형성하기 위해 희생절연막을 사진식각하여 개구부를 형성하는데, 소자의 크기가 축소됨에 따라 상기 스토리지 노드용 콘택플러그와의 정렬마진이 감소하여 공정상 어려움이 있을 뿐만 아니라 공정단가가 비싼 문제점이 있었다. 또한, 소자의 크기축소에 따른 스토리지 노드의 면적감소로 인하여 캐패시턴스를 충분히 확보하기 어려운 문제점이 있었다.
- <22> 공정을 단순화하고 캐패시턴스를 증가시키기 위한 캐패시터의 제조방법이 국내공개 특허 제2001-45911호에 개시되었다. 상기 캐패시터 제조방법은 스토리지 노드용 콘택패드와 스토리지 노드를 연결시켜 주기 위한 콘택플러그를 형성하지 않고 상기 스토리지 노드용 콘택패드에 직접 콘택되는 스토리지 노드를 형성하는 것이다.
- <23> 그러나, 상기의 방법도 스토리지 노드를 형성하기 위해 희생절연막을 사진식각하여 개구부를 형성하여 줌으로써, 스토리지노드콘택과의 정렬마진을 충분히 확보할 수 없는 문제점이 있었다.

【발명이 이루고자 하는 기술적 과제】

<24> 본 발명의 목적은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 스토리지 노드를 상기 스토리지 노드콘택에 셀프얼라인시켜 형성하여 줌으로써 스토리지 노드콘택과의 정렬마진을 충분히 확보하고, 제조단가를 낮출 수 있는 반도체 장치의 제조방법을 제공하는 데 그 목적이 있다.

<25> 본 발명의 다른 목적은 충분한 캐패시턴스를 확보하여 미세화 및 고집적화에 유리한 반도체 장치의 제조방법을 제공하는 데 있다.

【발명의 구성 및 작용】

<26> 이와 같은 목적을 달성하기 위한 본 발명은 콘택패드를 구비한 반도체 기판을 제공하는 단계와; 상기 콘택패드를 노출시키는 스토리지 노드콘택을 구비하며, 상, 하부 층간 절연막과 이들사이에 개재되어 상기 스토리지 노드콘택내에 돌출되는 식각정지막의 적층구조를 갖는 제1절연막을 형성하는 단계와; 기판전면에 스토리지노드용 제1도전막을 형성하는 단계와; 상기 스토리지 노드콘택에 대응하는 부분의 표면이 함몰되도록 제2절연막을 형성하는 단계와; 상기 제2절연막의 함몰된 부분에 식각 마스크층을 형성하는 단계와; 상기 식각 마스크층을 이용하여 제2절연막을 식각하는 단계와; 기판전면에 스토리지노드용 제2도전막을 형성하는 단계와; 상기 제1 및 제2도전막을 식각하여 노드분리시키는 단계와; 상기 식각마스크층, 제2절연막 및 상부 층간 절연막을 제거하는 단계로 이루어지는 반도체 장치의 제조방법을 제공하는 것을 특징으로 한다.

- <27> 상기 제2절연막은 상기 스토리지 노드콘택에 대응하는 부분이 함몰되도록 상기 스토리지 노드콘택에 의해 발생하는 기복이 그의 표면에 전사되는 막질로서, 플라즈마 산화막 또는 고밀도 플라즈마 산화막으로 이루어지는 것을 특징으로 한다.
- <28> 상기 식각 마스크층을 형성하는 방법은 상기 제2절연막의 함몰부분이 갱필되도록 상기 제2절연막상에 제1식각마스크물질을 증착하는 단계와; 상기 제1식각마스크물질을 식각하여 상기 제2절연막의 함몰된 부분에만 남겨두는 단계와; 상기 제1식각마스크물질을 이용하여 제2절연막을 건식식각하는 단계와; 상기 제1식각마스크물질을 이용하여 제2절연막을 습식식각하는 단계와; 기판전면에 제2식각마스크물질을 증착하는 단계와; 상기 제1식각마스크물질의 에지부분에만 남도록 상기 제2식각마스크물질을 식각하는 단계를 포함하는 것을 특징으로 한다.
- <29> 이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다.
- <30> 도 2a 내지 도 2l은 본 발명의 일 실시예에 따른 OCS 구조를 갖는 캐패시터를 구비한 반도체 장치의 제조방법을 설명하기 위한 공정단면도이다.
- <31> 도 2a를 참조하면, 반도체 기판(300)상에 게이트(도면상에는 도시되지 않음)를 형성한 다음 기판전면에 제1층간 절연막(310)으로 고밀도 플라즈마(high density plasma, HDP) 산화막을 형성한다. 상기 제1층간 절연막(310)을 셀프얼라인식각하여 셀프얼라인콘택(SAC, self-aligned contact) (315)을 형성한다.
- <32> 이어서, 상기 SAC 콘택(315)을 포함한 기판전면에 콘택패드용 도전성물질, 예를 들어 폴리실리콘막을 증착한 다음, 화학 기계적 연마공정(CMP) 또는 에치백공정을 이용하

여 노드분리시켜 줌으로써 SAC 콘택(315)에 비트라인용 콘택패드(도면상에는 도시되지 않음)와 스토리지노드용 콘택패드(320)를 형성한다. 이때, 상기 콘택패드(320)는 SAC 콘택(315)을 통해 상기 반도체 기판(300)상에 형성된 소정도전형질을 갖는 불순물영역(도면상에는 도시되지 않음)과 전기적으로 콘택되어진다.

<33> 기판전면에 제2층간 절연막(330), 비트라인용 도전물질(341) 및 비트라인 캡핑물질(343)을 순차 증착한 다음, 상기 비트라인용 도전물질(341)과 비트라인 캡핑물질(343)을 식각하고, 이어서 그하부의 제2층간 절연막(330)의 일부분을 식각한다. 이로써, 상기 비트라인용 도전물질(341)과 비트라인 캡핑물질(343)로 이루어진 비트라인(340)이 형성되며, 상기 비트라인(340)은 상기 비트라인용 콘택패드(도면상에는 도시되지 않음)에 콘택되어진다.

<34> 다음, 기판전면에 비트라인 스페이서용 절연막을 증착한 다음 에치백하여 비트라인(340)의 측벽에 비트라인 스페이서(343)를 형성한다. 상기 비트라인 캡핑물질(343)과 비트라인 스페이서(343)용 절연막으로는 질화막이 사용된다.

<35> 상기 비트라인(340)을 포함한 기판전면에 제3층간 절연막(350)을 증착한 다음 CMP하여 평탄화시키고, 그위에 식각정지막(355) 및 제4층간 절연막(360)을 순차 형성한다. 이때, 상기 제3 및 제4층간 절연막(350), (360)으로는 HDP 산화막 또는 BPSG막이 사용되고, 식각정지막(355)으로는 질화막이 사용된다.

<36> 도 2b를 참조하면, 상기 제4층간 절연막(360)상에 스토리지노드콘택이 형성될 영역을 한정하는 감광막 패턴(370)을 형성한다. 상기 감광막 패턴(370)을 이용하여 상기 제4층간 절연막(360)을 건식식각하는데, 이때 상기 제1식각정지막(355)을 식각종료점으로 하여 식각한다.

- <37> 도 2c를 참조하면, 상기 감광막 패턴(370)을 제거한 다음, 상기 제4층간 절연막(360)을 마스크로 이용하여 그 하부의 식각정지막(355)과 제3층간 절연막(350)을 건식식각하여 상기 스토리지 노드용 콘택패드(320)를 노출시키는 스토리지 노드콘택(365)을 형성한다. 도 3a는 상기 개구부(365a)를 형성한 후의 레이아웃도를 도시한 것으로서, 도 2c는 도 3a의 2C-2C'선에 따른 단면구조를 도시한 것이다.
- <38> 도 2d를 참조하면, 네이티브 산화막(native oxide)을 제거하기 위하여 HF 세정을 실시한다. 이때, HF 세정시 상기 식각정지막(355)의 질화막보다 상기 제3층간 절연막(350) 및 제4층간 절연막(360)의 산화막의 식각속도가 빠르기 때문에, HF 세정후의 스토리지 노드콘택(365a)은 건식식각공정후의 스토리지 노드콘택(365)보다 개구면적이 더 증가하게 되고, 그의 측벽에 질화막(355)이 돌출되어진다.
- <39> 상기 스토리지 노드콘택(365a)을 포함한 기판전면에 제1폴리실리콘막(380)을 200 내지 400 Å의 두께로 증착한다. 상기 제1폴리실리콘막(380)은 상기 스토리지 노드콘택(365)내에 갭필되지 않도록, 최소한의 두께로 증착하는 것이 바람직하다. 이는 후속의 스토리지 노드를 형성하기 위한 희생절연막의 증착시 스토리지 노드콘택(365a)의 하부에서 보이드를 발생하여 그의 상면에 함몰부분을 형성하기 위함이다.
- <40> 도 2e를 참조하면, 기판전면에 스토리지 노드형성용 희생 절연막(390)을 10000 내지 15000 Å 정도의 두께로 형성하는데, 상기 희생 절연막(390)으로는 스토리지 노드콘택(365a)에 의해 발생하는 패턴 기복(undulation)이 그의 상부표면에 전사될 수 있는 절연막, 예를 들어 플라즈마 산화막(PEOX, plasma oxide) 또는 고밀도 플라즈마 산화막을 사용한다.

- <41> 이때, 스토리지 노드콘택(365a)내에서는 상기 제1식각정지층(355)이 상기 제3 및 제4층간절연막(350), (360)보다 돌출되어 있으므로, 스토리지 노드콘택(365a)의 하부에서는 보이드(381)가 형성되고, 이에 따라 상기 스토리지 노드콘택(365a)에 의해 발생하는 패턴 기복이 상기 희생 절연막(390)의 표면에 그대로 전사된다. 따라서, 상기 희생 절연막(390)은 상기 스토리지 노드콘택(365a)에 대응하는 표면에 함몰된 부분(395)을 갖는다.
- <42> 이어서, 상기 희생 절연막(390)의 상부에 절연막(400)을 500 내지 1000 Å 을 증착한다. 상기 절연막(400)으로는 상기 희생 절연막(390)의 굴곡진 부분(395)의 껍질에 유리하고 상기 희생 절연막(390)과 습식 및 건식 식각차를 갖는 질화막을 사용한다.
- <43> 도 2f를 참조하면, 상기 희생절연막(390)을 식각종료점으로 하여 상기 절연막(400)을 CMP 하여 상기 희생 절연막(390)을 노출시켜 준다. 이로써, 상기 희생 절연막(390)의 함몰된 부분(395)에 껍질된 절연막(405)을 서로 분리시켜 준다. 도 3b는 상기 희생 절연막(390)의 함몰된 부분(395)에만 절연막(405)이 남아있도록 CMP 공정을 수행한 후의 레이아웃도로서, 도 2f는 도 3b의 2F-2F' 선에 따른 단면구조이다. 도 3b를 참조하면, 상기 스토리지 노드콘택(365a)에 대응하는 부분에 상기 절연막(405)이 서로 분리 형성되어 있음을 알 수 있다.
- <44> 도 2g를 참조하면, 상기 CMP 공정에 의해 노출된 희생 절연막(390)을 일정두께만큼 상기 남아있는 절연막(405)을 마스크로 하여 건식식각한다. 이때, 상기 희생 절연막(390)을 300 내지 1000 Å 의 두께만큼 식각한다.
- <45> 도 2h를 참조하면, 상기 남아있는 절연막(405)을 마스크로 이용하여 상기 희생 절연막(390)을 습식식각하여 일정두께만큼 더 식각한다. 건식식각공정후 세정공정을 통해

희생 절연막(390)을 습식식각할 때, 희생 절연막(390)은 상기 남아있는 절연막(405)이 리프팅되지 않는 범위내에서 100 내지 300Å의 두께만큼 식각한다.

<46> 이어서, 기판전면에 상기 희생산화막(390)과 식각차를 갖는 절연막(410), 예를 들어 질화막을 증착한다. 상기 절연막(410)은 상기 남아있는 절연막(405)중 두께가 얇은 에지부분을 지지하는 역할을 하며, 100 내지 300Å의 두께로 증착한다. 상기 절연막(410)의 두께는 후속의 스토리지노드형성시 스토리지 노드의 표면적을 결정해주는 요소가 된다.

<47> 도 2i를 참조하면, 상기 절연막(410)을 에치백하여 상기 절연막(405)의 에지부분에 스페이서형태로 남아 상기 절연막(405)을 지지하게 된다. 이때, 상기 절연막(410)의 식각시 상기 희생 절연막(390)에서 식각정지가 이루어지도록 한다. 도 3c는 상기 절연막(410)의 에치백공정후의 레이아웃도를 도시한 것으로서, 도 2i는 도 3c의 2I-2I' 선에 따른 단면도를 도시한 것이다. 도 3c를 참조하면, 상기 절연막(415)이 상기 절연막(405)을 감싸도록 형성되어진다. 상기 절연막(405)과 (415)는 후속공정에서 식각마스크(417)로서 작용한다.

<48> 도 2j를 참조하면, 상기 절연막(405) 및 (415)으로 이루어진 식각마스크(417)를 이용하여 노출된 희생절연막(390)을 식각한다. 상기 희생절연막(390)의 건식식각시 상기 스토리지노드용 제1폴리실리콘막(400)을 식각종료점으로 하여 건식식각한다. 이어서, 기판전면에 스토리지 노드용 제2폴리실리콘막(420)을 기판전면에 200 내지 500Å의 두께로 증착한다.

- <49> 도 2k를 참조하면, 제1폴리실리콘막(380)과 제2폴리실리콘막(420)을 에치백하여 노드분리시켜 준다. 이때, 상기 제1 및 제2폴리실리콘막(380), (420)의 에치백공정시 상기 제4층간 절연막(360)을 식각종료점으로 한다.
- <50> 도 2l을 참조하면, 상기 식각마스크(417)를 인산을 이용하여 제거하고, 그 하부의 희생절연막(390)과 제4층간 절연막(360)을 제거하여 제1 및 제2폴리실리콘막(380), (420)으로 이루어진 스토리지노드(425)를 형성한다.
- <51> 본 발명에서는, 상기 스토리지 노드콘택(365a)에 대응하는 희생절연막의 표면이 상기 스토리지 노드콘택(365a)의 기복에 의해 함몰되도록 하고, 이 함몰된 부분에 형성된 식각마스크층(417)을 이용하여 희생절연막을 식각하여 줌으로써, 사진식각공정이 배제될 수 있을 뿐만 아니라 상기 스토리지 노드(425)를 스토리지 노드콘택(365a)에 셀프얼라인시켜 형성한다.
- <52> 또한, 상기 스토리지 노드콘택(365a)과 직접 콘택되는 제1폴리실리콘막(380)을 스토리지 노드로서 이용함으로써, 스토리지 노드의 표면적을 증가시킨다. 그리고 상기 희생절연막(390)은 상기 식각마스크층(417)을 이용하여 식각하므로, 상기 식각마스크층(417)의 질화막(415)의 증착두께에 따라 스토리지 노드의 표면적이 결정되어진다.
- <53> 본 발명의 실시예에서는, 상기 식각마스크(417)를 스토리지 노드를 분리시켜 준 다음에 제거하였으나, 제2폴리실리콘막(420)을 증착하기 전에 건식식각하여 제거할 수도 있다. 도면상에는 도시되지 않았으나 기판전면에 유전막과 플레이트노드를 형성하면 본 발명의 실시예에 따른 OCS 타입의 캐패시터가 얻어진다.

【발명의 효과】

- <54> 상기한 바와같은 본 발명에 따르면, 스토리지 노드콘택에 의해 발생하는 회생절연막의 상면의 기복을 이용하여 셀프얼라인된 스토리지노드를 형성하여 줌으로써, 사진식각공정에 따른 스토리지 노드콘택과의 미스얼라인문제를 해결할 수 있을 뿐만 아니라 제조단가를 감소시키고, 또한 스토리지 노드콘택과 직접 콘택되는 스토리지 노드를 형성하여 그의 표면적을 증가시켜 줌으로써 캐패시턴스를 증가시킬 수 있는 이점이 있다.
- <55> 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

【특허청구범위】

【청구항 1】

콘택패드를 구비한 반도체 기판을 제공하는 단계와;

상기 콘택패드를 노출시키는 스토리지 노드콘택을 구비하며, 상, 하부 층간 절연막과 이들사이에 개재되어 상기 스토리지 노드콘택내에 돌출되는 식각정지막의 적층구조를 갖는 제1절연막을 형성하는 단계와;

기판전면에 스토리지노드용 제1도전막을 형성하는 단계와;

상기 스토리지 노드콘택에 대응하는 부분의 표면이 함몰되도록 제2절연막을 형성하는 단계와;

상기 제2절연막의 함몰된 부분에 식각 마스크층을 형성하는 단계와;

상기 식각 마스크층을 이용하여 제2절연막을 식각하는 단계와;

기판전면에 스토리지노드용 제2도전막을 형성하는 단계와;

상기 제1 및 제2도전막을 식각하여 노드분리시키는 단계와;

상기 식각마스크층, 제2절연막 및 상부 층간 절연막을 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.

【청구항 2】

제1항에 있어서, 상기 제2절연막은 상기 스토리지 노드콘택에 대응하는 부분이 함몰되도록 상기 스토리지 노드콘택에 의해 발생하는 기복이 그의 표면에 전사되는 막질로서, 플라즈마 산화막 또는 고밀도 플라즈마 산화막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.

【청구항 3】

제2항에 있어서, 상기 식각 마스크층은 질화막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.

【청구항 4】

제1항에 있어서, 상기 식각 마스크층을 형성하는 방법은

상기 제2절연막의 함몰부분이 갭필되도록 상기 제2절연막상에 제1식각마스크물질을 증착하는 단계와;

상기 제1식각마스크물질을 식각하여 상기 제2절연막의 함몰된 부분에만 남겨두는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.

【청구항 5】

제4항에 있어서, 상기 제1식각 마스크물질은 상기 제2절연막을 식각종료점으로하여 CMP 하는 것을 특징으로 하는 반도체 장치의 제조방법.

【청구항 6】

제4항에 있어서, 상기 제1식각마스크물질을 이용하여 제2절연막을 건식식각하는 단계와;

상기 제1식각마스크물질을 이용하여 제2절연막을 습식식각하는 단계와;

기판전면에 제2식각마스크물질을 증착하는 단계와;

상기 제1식각마스크물질의 에지부분에만 남도록 상기 제2식각마스크물질을 식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.

【청구항 7】

제6항에 있어서, 상기 제2식각마스크물질은 상기 제1식각마스크물질을 지지하여 주는 역할을 하는 것을 특징으로 하는 반도체 장치의 제조방법.

【청구항 8】

제6항에 있어서, 상기 제2식각마스크물질은 상기 제2절연막을 식각종료점으로 하여 에치백하는 것을 특징으로 하는 반도체 장치의 제조방법.

【청구항 9】

제6항에 있어서, 상기 제2절연막은 산화막으로 이루어지고, 상기 제1 및 제2식각마스크물질은 질화막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.

【청구항 10】


제5항에 있어서, 상기 제2식각마스크물질의 증착두께에 의해 상기 스토리지 노드의 표면적이 결정되는 것을 특징으로 하는 반도체 장치의 제조방법.

【청구항 11】


제1항에 있어서, 상기 식각 마스크층을 이용하여 상기 스토리지 노드용 제1도전막이 노출될 때까지 제2절연막을 식각하는 것을 특징으로 하는 반도체 장치의 제조방법.

【도면】


【도 1a】




【도 1b】




【도 1c】




【도 1d】




【도 2a】




【도 2b】




【도 2c】




【도 2d】




【도 2e】




【도 2f】




【도 2g】




【도 2h】




【도 2i】




【도 2j】




【도 2k】




【도 21】




【도 3a】



【도 3b】



【도 3c】



【도 3d】

